Solusi Signoff ESD untuk IP SOC

Ansys PathFinder-SC adalah solusi berkapasitas tinggi untuk membantu Anda merencanakan, memverifikasi, dan menandatangani IP dan desain SoC chip penuh untuk integritas dan ketahanan terhadap pelepasan muatan listrik statis (Electrostatic Discharge-ESD).

OVERVIEW

Ansys PathFinder-SC mengidentifikasi dan mengisolasi akar penyebab masalah desain yang dapat menyebabkan kegagalan chip dari model perangkat bermuatan (CDM), model tubuh manusia (HBM), atau kejadian ESD lainnya. Ini adalah arsitektur cloud-native berkapasitas tinggi yang dapat meminta ribuan core komputasi untuk perputaran chip penuh yang cepat. PathFinder-SC disertifikasi oleh pengecoran besar untuk pemeriksaan kerapatan arus dan persetujuan ESD.

  • Terintegrasi dengan Ansys RedHawk-SC™ and Ansys Totem™
  • Outputs Chip ESD Compact Model (CECM)
PathFInder-SC_1

KAPABILITAS

Ansys PathFinder-SC membantu Anda merencanakan, memverifikasi, dan menandatangani IP dan desain SoC chip penuh untuk integritas dan ketahanan terhadap ESD. Ini mengidentifikasi masalah desain yang dapat menyebabkan kegagalan chip atau IP dari model perangkat yang diisi daya (CDM), model tubuh manusia (HBM), atau peristiwa ESD lainnya. PathFinder-SC disertifikasi oleh semua pengecoran logam utama, memastikan bahwa parasit interkoneksi, simulasi HBM/CDM ESD, dan pemeriksaan densitas arus adalah silikon yang akurat. GUI berbasis tata letak memfasilitasi deteksi akar penyebab yang cepat dan debugging yang mudah.

Ansys PathFinder-SC dirancang dengan infrastruktur cloud-native yang memungkinkan komputasi elastis dan kemampuan untuk menangani analisis chip penuh lebih dari 100 juta transistor.

HUBUNGI KAMI SEGERA!

Source: ansys.com