Penurunan tegangan dinamis dan analisis jitter-clock yang sadar variasi
Ansys Clock FX secara otomatis mengidentifikasi dan mensimulasikan semua jalur dalam desain dan dapat menjelaskan semua kontributor penting untuk jitter-clock di setiap jalur di berbagai proses, voltase, sudut suhu, dan skenario.
OVERVIEW
Ansys Clock FX memungkinkan Anda menghitung jitter-clock dengan variasi pada SoC penuh, tanpa mengambil jalan pintas apa pun. Pemodelan selnya yang unik memberikan waktu akurasi SPICE untuk tegangan atau kondisi variasi apa pun dengan pustaka tunggal. Clock FX memiliki arsitektur yang sepenuhnya berulir dan terdistribusi, dengan kemampuan untuk menskalakan hingga ribuan CPU.
- Add-on ke alur Sign-off DvD yang ada
- Native DvD Handoff dari Ansys RedHawk-SC
- Clock Mesh Handling
- Simulasi Entire Clock
- Clock Jitter Analysis dengan Ansys RedHawk-SC
KAPABILITAS
Waktu berbasis alur Clock FX untuk penundaan dan jitter dapat secara otomatis mengidentifikasi dan mensimulasikan setiap jalur jam dalam desain Anda. Ini menyumbang semua kontributor penting untuk jitter jam di berbagai proses, voltase, sudut suhu, dan skenario. Ansys Clock FX memanfaatkan model transistor SPICE untuk membuat karakterisasi perpustakaan tunggal yang menggunakan propagasi gelombang penuh untuk memberikan akurasi SPICE dan menganalisis semua efek variabilitas dengan benar tanpa pintasan.
Source: ansys.com
